MENU

SEARCH

INDEX

DETAIL

1/1



PATENT ABSTRACTS OF JAPAN

(11)Publication number: 08288463

(43)Date of publication of application: 01.11.1996

(51)Int.Cl.

H01L 27/04 H01L 21/822

(21)Application number: 07092150

(71)Applicant:

HITACHI LTD

(22)Date of filing: 18.04.1995


(72)Inventor:

MORI MITSUHIRO HIGUCHI KATSUHIKO MIYAZAKI MASARU OBE ISAO

(54) STRIPLINE, INDUCTOR ELEMENT, MONOLITHIC MICROWAVE INTEGRATED CIRCUIT AND THEIR MANUFACTURE

(57)Abstract:

PURPOSE: To prevent high resistance of a stripline formed on a substrate due to skin effect of high-frequency electric wave and provide the stripline that allows small loss by permitting the crosssection of the interconnection layer of the stripline to have a shape which has different widths in the thickness direction. CONSTITUTION: A resist pattern 23 which corresponds to a stripline is formed. At the time of exposing photoresist, standing waves are formed on a resist layer due to interference of incident waves from a light source with reflected waves from the resist bottom plane 230. Then, when a positive resist is used, the node of the standing wave is easily left to be protruding part 231, and the loop of the standing wave becomes a recessed part 232. After removing the resist 23 by resist remover unnecessary part of a base film 22 for electrolytic plating is removed by ion milling, by using an interconnection layer 24 as a mask, and a stripline 25 is formed. The surface area is increased by providing ruggedness on the sides of the interconnection layer 24. Thus, surface current is increased and high-frequency resistance is reduced.







LEGAL STATUS



[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998 Japanese Patent Office

MENU

SEARCH

DETAIL

(19) 日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平8-288463

(43)公開日 平成8年(1996)11月1日

(51) Int.Cl.⁶

H01L 27/04

21/822

識別記号

庁内整理番号

FΙ H01L 27/04 技術表示箇所

D F

L

審査請求 未請求 請求項の数16 〇L (全 13 頁)

(21)出願番号

特爾平7-92150

(22)出順日

平成7年(1995) 4月18日

(71) 出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目 6 番地

(72)発明者 森 光度

東京都国分寺市東恋ケ窪1 丁日280番地

株式会社日立製作所中央研究所内

(72)発明者 樋口 克彦

東京都国分寺市東恋ケ窪1丁目280番地

株式会社日立製作所中央研究所内

(72)発明者 宮▲崎▼ 勝

東京都国分寺市東恋ケ郷1丁目280番地

株式会社日立製作所中央研究所内

(74)代理人 弁理士 中村 純之助

最終頁に続く


(54) 【発明の名称】 ストリップ線路、インダクタ素子、およびモノリシックマイクロ波集積回路、ならびにこれらの 製造方法


(57) 【要約】

【目的】高周波電流の表皮効果による線路の高抵抗化を 防止できる構造を有する低損失のストリップ線路を提供 するとともに、これにより低損失のモノリシックマイカ ロ波ICを提供する。

【構成】ストリップ線路の配線層の断面形状がその厚み 方向に幅の大きさを異にする構造、あるいは配線層に絶 縁物の粒子または空隙を含む断面構造を備えるストリッ プ線路、該ストリップ線路の螺旋状形状を有するインダ クタ素子、およびこれらを含むモノリシックマイクロ波 IC、ならびにこれらの製造方法。

【効果】低伝送損失のストリップ線路を作製でき、ま た、インダクタ素子の低損失化、およびモノリシックマ イクロ波ICの高利得化、低雑音化ができる。





【特許請求の範囲】

【請求順1】基板上に形成されたストリップ線路におい て、該ストリップ線路の配線層の断面形状がその厚み方 向に幅力ときさを異にする形状を少なくとも一部に備え ることを特徴しするストリープ練路。

【請求項:】請求項:記載のストリップ線路において、 上記基板が半絶縁性半導体基板であることを特徴とする ストリップ締絡。

【請求順3】請求順1またむ請求順2記載のストリップ 線路において、上記厚み方向に幅の大きさを異にする形。 10 **壮が、締路の側面に凹凸を有するものであることを特像** とするストリップ線路。

【請求項4】請求項1または請求項2記載のストリップ 線路において、上記厚み方向に幅の大きさを異にする形 状が、糠路の側面に凹みを有するものであることを特徴 とするストリップ線路。

【請求項5】請求項1から請求項4の何れかに記載のス トリップ線路を螺旋状に巻いた形状を有することを特徴 とするインダクタ素子。

【請求項6】能動素子と、ストリップ線路と、両者をイ ンピーダンス整合させる整合回路を有するモノリシック マイツロ皮集種回路において、

上記ストリップ線路は、請求項1から請求項4の何れか。 仁韶載のストリップ線路の構成を備え、また。

インダッダ、スの素子を含む整合回路には、該インダダ ・タンスの客子として、請求項5記載のインダクタ案子も たは少なくとも上記請求項1から請求項4の何れかに記 載のストリップ線路の構成を備えることを特徴とするモ 1700 コケマイクロ波集積回路。

【請求項7】基板上に形成されたストリップ線路におい で、診ストリップ線路の配線層の断面構造が、絶縁物の 料子よたは空隙を含む構造を少なくとも一部に備えるこ とを特徴とするストリップ線路。

【請求項8】請求項?記載のストリップ線路において、 上記基板が半絶縁性半導体基板であることを特徴とする ストリップ線路。

【請永頂9】請求項7または請求項8記載のストリップ 綿路を螺旋状に巻いた形状を有することを特徴とするイ ンダケク素で。

【請求項10】能動業子と、ストリップ線路と、両者を一40一る。 インピーダンス整合させる整合回路を有するモノリシュ クマイクロ皮集積回路において、

上記ストリップ線路は、請求項でまたは請求項8記載で ストリップ尋路の構成を備え、また、

インダクタンスの素子を含む整合回路には、診インダク クンスの素子として、請求項9記載のインダッタ素モも たは少ないとも上記請求項でまたは請求項8に記載のマ トリップ線路 n構成を備えることを特徴とするモノリン シクマイクロ波集積回路。

インピーダンス整合させる整合回路を有するモノリシッ ケマイクロ被集積回路において、

上記能動素子と該能動素子に所定の電圧を供給するため の抵抗等子とのうち少なくとも上記能動素子を含む構成

上記ストリップ締路には、請求項6または請求項10記 載のストリップ線路の構成と、

上記整合回路には、容量素子とともに請求項6または請 **表項10記載のインダクタンスの素子の構成を備えるこ** とを特徴とするモノリンックマイクロ成集積回路。

【請求項12】少なくとも、露光時に発生する定在彼に より、側面に破刑刑状を形成するホトレジストを基板上 仁刑成する工程と、核シンストをマスクとして選択的に 導体パターンを形成する工程からなることを特徴とする ストリップ線路の製造方法。

【請求項13】少なくとも、基板上のポン型レジストの 一部を最適露光条件よりも不足の露光量で露光する工程 と、該に言て下を現像し側面形状に国みを付ける工程 と、終シシストをマスクとして選択的に導体バターンを 形成する工程からなることを特徴とするストリップ線路 の製造方法。

【請求項14】少なくとも、基板上にストリップ線路用 配鈴層を形成する工程において、めっき液に絶縁物の細 粒を分散させた液を用いたことを特徴とするステリップ 線路の製造方法。

【請求項15】請求項14記載のストリップ領路の製造 方法において、上記絶縁物の粒子が有機化合物であり、 熱処理工程による炭化によってストリップ線路用配線層 内に空隙を形成することを特徴とするストリップ線路の 30 製造方法。

【請求項16】請求項10から請求項15の何わかに記 載のストリップ線路の製造方法を含むインダケタ素子主 たはモノリシックマイクロ波集種回路の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、移動通信・衛星通信、 および衛星放送等のマイクロ皮、ミリ波領域で動作する ストリップ線路の低損失化の構造および製造方法に係 り、またこれによる集積回路の高性能化の改善に関す

[0002]

【従来の技術】小型の高周故国路を実現するために高周 被動作する能動素子と、インピーダンス整合用のストリ シブ線路 - インダウタ素子、容量等の受動業子をG a A s . InP等の半絶縁性化 今物半導体基板上につてを判 ノリンプグマイクロ波集積回路(Monolithic Microwave Integrated Circuit 以下、モノリショクマイクロ皮 10という)が実用化されている。このモノリンプタマ イクロ波ICの高利得化、高出力化などの高性能化の為 【請求項11】能動素子と、ストリップ線路と、両者を「50」には、能動素子の高性能化とともに、ストリップ線路の

3

低損失化が必須である。従来のモノリンックマイクロ波 ICに用いられるストリップ線路の伝達損失に関して は、例えば阿部英太郎著『マイクロ波』の『3.6マイ クロストリップの損失』の節(43頁~47頁;198 3年刊「東京大学出版会)において論じられている。図 2に従来カストリップ線路の断面図を示す。厚されの半 絶縁性半遺体基板10上に、幅w、厚きものストリップ 線路11 がAuなどの導体で形成されている。12は 裏面電極である。

【0003】ストリップ線路の特性インピーダンスZaは、マイクロ被、ミリ被回路において整合回路を作製する上で重要なパラメータであり、wとhの比によって決まる。すなわち、基板厚みhおよび基板の比誘電率を下が与えられれば、所望の特性インピーダンスZaを得るためのストリップ線路幅wは自動的に決まる。図3にストリップ線路の幅による、特性インピーダンスZを化を示す。なおストリップ線路の特性インピーダンスZoは、近少的に次式で表される。

[0004]

【数1】

w/h≪1の時

 $Z_0 = (60/\sqrt{\epsilon \tau}) \ln(8h/w)$

w/h≫1の時

 $Z_0 = (120 \pi / \sqrt{\epsilon r}) (h/w)$

......(数1)

ここで

Zo; 特性インピーダンス w: ストリップ線路幅

h: 基板厚み

ET: 基板の比誘電率

$$\delta = 1.59 \sqrt{\frac{\rho}{f}}$$
 (数2)

ここで δ ; 表皮深さ (μm)

ρ; バルクの比抵抗 (μ Q-cm)

f ; 動作周波数 (GHz)

【0007】すなわり、端の無い無限平板の導体を流れる高周被電流はその厚さ方向に一様に流れることはない。このため、導体厚みを表皮深さるの2倍から3倍まで厚くするのは高周被抵抗Rの低減に効果があるものの、それ以上導体を厚くしてもRの低減効果はほとわどない。次に、図2の矩形断面を有する導体11′(この部分を以下単に配線層ともいう)に流れを高周波電流の電流分布を示す。図りのグラフの実線はそれぞれ導体の上面と下面の電流1(x)の分布を表している。導体11′の断面において、13′のハッチングを施した部分

.1

[0006]

【数2】

20

が電流密度の高い場所に対応しており、このことからわかるように、導体底面と導体下端に集中して電流は流れることになる。

[0008]

【発明が解決しようとする課題】上記のように、ストリップ線路の矩形断面の導体に流れる電流の流れ方は、比抵抗と周波数を与えれば一義的に決まってくるものである。また一方、導体の線幅wは特性インピーダンスにより決まるパラメータであり、勝手に高周波抵抗Rを低減50 するために広くすることはできないという制約から、ス

トリップ線路の高周波抵抗Rを低減するためには 線路 をハンダル比抵抗 p D低い金属で、表皮保さるの2倍か ら3倍まで D厚きを育する矩形断面構造を作製する*** に方法はなかった。

【0009】本色明の目的は、高周波電流の表皮効果による線路の高抵抗化を防止できる構造を有する低損失のストリップ線路を提供するとともに、これにより低損失のモノリシックマイクロ波ICを提供することにある。 【0010】

【課題を解決するための手段】上記の目的を達成するため、本発明のストリップ線路は、一つには基本的に、基板上に形成されたストリップ線路の配線層の断面形状がその停み方向に幅の大きさを異にする形状を少なくとも一部に備えることを整徴とする。

【0011】ここで、上記基板としては従来技術で用いられているように、半絶縁性半導体基板を用いることができ、本発明は従来技術の上に広ぐ適用できるものである。

【リロ12】この場合に 上記厚み方向に幅の大きさを異にする形状としては、図1 (元) に本発明によるストリップ線路の断面構造例を示すように 例えば無絶縁性 半導体基板10上に形成した導体層11の側面に凹凸を有するようにすればよい 全お、12は裏面電極である。

【10013】あるいは、上記厚み方向に幅の大きさを異いてする他の形状としては、例えば図の(c)の導体するのロップ状の断面形材にみられるように、線路の側面に 近みを有するものであってもよい。

【0014】またあるいは、図1(F)に本発明による別のストリップ線路の基本的断面構造を示すように、線路の配線層の少ないとも一部に絶縁物の粒子または空隙を育するような構造にしてもよい。図1(F)では、金属マトリックス層110中に無機化合物又は有機化合物130を埋め込んだ複合化材料でストリップ線路を構成している。

【0015】また、上記の目的を達成するための本発明の子: ダクタ素子は、例えば図子の導体4子に例示がみられるように、上記のようなストリップ線路を、螺旋状に巻いた形材を持たせる。これによりQの高い子: ダクタ素子が得られる。

【0016】されに、上記の目的を達成するための本発明のモノリン・クマイクロ波丁ででは、能動素子と、ストラップ線路と、両者をインピーダンス整合させる整合国路を有するモノリン・クマイクロ波丁でにおいて、上記のような本発明のストリップ線路を用い、整合同路としてインダクタンスの素子を構成要素として含む場合はその・1 ダクタースの素子として、例えば使用周波数時によっては上記本発明のインダクタ素子を一あるいは使用周波数時によっては所要長の上記本発明のストリップ線路を用いる構成を少なっとも備えることとする。

【0017】この場合に、上記モノリシュクマイクロ波 10としては、例えば図10に示すように、能動素子で 1とともに移能動素子で11に所定の資圧を供給するため

6

の抵抗器子73を含む構成と、配線層74を有するストリップ線路の構成と、また整合回路には容量業子73とともにインダケタ等子78の構成を含んで形成してもよい。能動業子に所定の電圧を供給するための抵抗署子は、当該のモノリシックマイクロ波ICの外部回路に含

む場合もある。例えば図5に示す60G日をのような高 10 .制度のモノリンフタマイクロ皮I Cで、能動薯子31. 容量素子32. ストリフプ線路371で構成された例示 に示すように、上記の抵抗素子は含まず、また、ストリ プ線路によって整合回路のインダクタンスの素子を呼

【0018】また、上記目的を達成するための本勢明のストリーで線路の製造方法では、例えば図1に示すように、少なくとも、露光時に発生する定在波により、側面に設定形形すを形成するホトレジストを基板上に形成する工程と、該シンストをマスクとして選択的に導体パタ20 いを形成する工程からなることを特徴とする。

成することもできる。

【10019】あるいは、ストリップ線路の他の製造方法として、少なくとも、基板上のポジ型シシストの一部を最適露光条件よりも不足の露光量で露光する工程と、該レジストを現像し側面形状に凹みを付ける工程と、該レジストをマスクとして選択的に導体パターンを形成する工程からなることとして、例えば図6の47の導体形状のストリップ線路を形成してもよい。

【0020】またあるいは、ストリップ線路の別の製造 方広として、少なくとも、基板上にストリップ線路用配 2 線層を形成する工程において、例えば図8に示すよう に、めっき液に絶縁物の細粒を分散させた液を用いるようにしてもよい。

【0021】この場合に、上記り絶縁物の粒子を有機化 合物で形成し、熱処理工程によるその点化によってスキリップ線路用配線層内に空隙を形成することとしてもよい。

【0022】また、日記の目的を達成するため、本発明では、ストリップ線路を以上の方法で製造するのみならず、これを用いて集積回路素チャセでのインダケク素チ40を形成し、あるいはこれらを含んでモナリシックマイケロ波工でを形成することとする。

[0023]

【作用】導体の側面は電界が集中しやすり、電流密度は高、なる。本発明で、ストリップ線路の配線層の断面形状がそり得み方向に幅の大きさを異にするような形状とすることは、電流客度の高い部分の表面積を大さりすることになる。すなわち、ストリップ線路の乱線層の側面に凹凸や叫みをつけることにより、表面積を拡大させて表面電流を増大させることが可能になり、高周波抵抗の50 低減が可能になる。図1 (a) に配線層の側面に凹凸を

つけた場合の本発明によるストリッで線路内における配 施名度庁布の高い場所をハッチング13により示す。本 発明によれば、佐来法による同寸法を有する図2のよう な配線屬の場合と比較して、側面における表面電流が増 切し、高周度真列状柱Rの低いストリッで線路を作製す

ることが可能になる。 【0024】別の方法として、図1(E)に示すように、絶縁物微粒子あるいは微細な空隙130によっても、配線層の表面積を増大する効果がある。電流密度の大きい部分を、ハッチング140で示す。本発明によれば、従来法による同寸法を育する配線層と比較して、配線層底面では保くよで電流が流れ、配線層側面においては表面積を増加させることになり、電流を増加させることになる。そのため本発明によるストリップ線路の高周波直列抵抗Rでは、従来素子に比べ直流抵抗Roは相対的に大きくなるが、動作周波数を増加していくと或る周波数から逆転する。その結果、高周波直列抵抗Rの低い

【0025】そこで、ストリップ線路のみならず、これを用いてインダケダ素子を形成し、またこれらによりモッリン・クマイクロ校上のを形成することにより、これらを低損失化することが可能になる。この低損失化はモッリン・クマイクロ校上のの高利得化。低雑音化、低消費電力化などの高性能化をもたらすことになる。

ストリップ練路を作製できることになる。

【ひひご6】

. 【実施例】

(実施例1)図4は本発明による30GH2等で動作するGaAsモノリンプクマイクロ被10に適用するストリーで繰路の断面工程区であり、以下に詳細にその製造方法を説明する。

(a)基板厚さらり0μmガキ絶縁性GaAs基板20 上にSiOュ等で絶縁膜21を600mm被着し、めつ き用土地金属層22を例えば下からTi、 Au(20n m (150 nm) の三層構造を有する金属膜で形成す る。Tiは絶縁膜じしとの密着性確保のために用いる。 次に通常のボトリソグラフィー技術を用いてストリップ 練路に対応するシンストパターンは3を形成する。ホト 1.ジストを露向するとき、元貌からの入射波とレジスト 下面230からの反射波の干燥によってレシスト層に定 在波ができる。特に、めっき用下地金属層22のように 反射率の高い金属層がレンスト下面230と接している 場合は、特に著しい。即ち、定在波の節の部分は露光と 足となり、現像の段階で、ホトマスケで法とレジストナ 沈中間で偏差が生じる。本図の如くレンストにポン型ニ シストを用いれば、定在波の節の部分は残りやすり、シ シストパターンの凸部と31になり、定在波の腹の部分 がしょストパターにの四部232になる。 ガネガ型じ こストを用いる場合は逆になり、定在波の筋の部分は現 像液に探けやすべ、シミストバターンの凹部を形成し、

源は、超高圧水銀灯の度線405mmあるいは、1線365mmである。真色中における波長が405mmの場合 シジスト中でル波長は270mmになるので、シジスト下面230かりの距離×に対し×・135×N(N=0、1・2、・・・)すなわち0mm、135mm、270mm、405mm、・・・に節ができ、×・135(N+1~2)すなわち68mm、203mm、・・・に腹ができる。主線の場合もやや間隔が狭くなるが、同様の定在波の効果が1・ジスト断面に現われる。通常は、ビジスト現像後のポストペークにより、レジストの定在波による凹凸をなくすれが一般的であるが、4法ではこの効果を積極的に利用する。

R

【0027】(b) 次にレジスト23をマスクとして、Auの選択電解めっき法により、めっき用下地金属層22に電流を流し、配線層24を形成する。配線層24は定任波によりできたシンストの川凸を転写された形状になる。30GHyで動作するGaAsモノリン・ケマイク2波ICの場合、Auのストリップ線路の表皮保さばも、0、43μmである。ストリップ線路の際厚は、auの3倍に選び、1、3μmを用いる。

【0028】 (c) シンス・23をシンス・刺離打で除去後、配線層24をマスクとして、電解めっき用の下地金属膜22万千要部分をイオンミリングで除去する。以上の工程を経て、ストリップ線路25は形成される。最後に、半絶縁性GaAs基板20を50amまで薄層付し、裏面電極26を被着する。

【0029】一例としてGaAs基板20の厚み50a mにおける特性インピーダンス 20=100Ωのストリ リブ線路に対して、本発明の効果を述べる。ストリップ 30 縟路の幅はw 3 μmであり、線路の側面には0.13 5μm周期の凹凸ができている。凹凸の振幅は、ピーク イーピークで約り、2gmある。表皮深さは b - 0、 4 3 u mであり、周期、振幅とももの約1/2から1/3 になっている。表面電流は従来の構造に比べてリリップ 線路の側面が増加したのに対応して流れやす。なり、高 周鼓抵抗Rは従来四80%に低減できる。この結果。ス ・リップ線路の導体損を低減でき、その伝送損失を従来 の2.05dB/cmから1.22dB/cmに改善で きる。上記の凹凸の振幅はストリップ線路の動作周波数 40 じおける表皮深さるを考慮する必要があり、実験的に、 表皮深さのモデ10以上から2倍以下の範囲であること か望ましい。

【0030】(実施例2)以下に、本発明の別の実施例を図5の60GH/構で動作するモノリン・クマイクロ 按1Cの断面工程図を用いて詳細に説明する。

エストパターンの凸部と31になり、定在波の腹の部分 がしょストパターにの凹部と3とになる。 カネガ型ン マネルを有するシュードモルフィック日EMT用エピタ エストを用いる場合は逆になり、定在波の節の部分は現 キンヤル成長層301を成長させたウエハ30を用意す 像液に径けやすっ、フェストパターとの凹部を形成し、 る。まず能動素子として、LnGaAsチャネル・シュ 腹の部分は凸部になる。オトリングラフィーで用いる先 50 ードモルフィック日EMT31をメサエッチングにより アイソン ションした領域に形成する。ソース電極31 U. 5:イン電極311をAuGe W´Ni/Au で、ゲート重極310をAlにより形成する。MIM (金属 - 絶縁物 - 金属、Metal Insulator Metal)容量 の下層電極320をゲート電極工程で、A 1 を用いてあ らかじめ形成しており、33は絶縁膜であり、8102 あるいはPSGCVD膜500ヵmを用いる。

【0031】(b) MIM容量32は下層電極320の A L層と第1の配線層34のMio 「A u層によりプラズ マSiN膜321を挟んたサンドイッチ構造で形成す。 る。35はSiO」あるいはPSGCVDにより形成さ れた絶縁膜600mmである。

【0032】(c) シジスト36 (4 a m) をパターン ニングし、コンタグド孔360およびストリップ線路形 成記370に関ロする。次にTi Au (20nm 1 5.0 nm) の二層構造を有する金属膜でめっき用下地金 属層37を室温蒸着により破着する。その後、エアプル シ:配線(空間配線)部およびストリップ線路形成部以 外の部分を、シンスト36~(1 0 a m) だめっき用下 地金属層37を保護する。このレンスト36年には定在 20 波効果を利用して、断面にレジストの円折を形成してい る。

【0033】(d)ニンスト36/をマスクに選択電解 めっき缶により、めっき用下地金属層37七にAuを8 am被着し、ストリング線路3~1及びエアプリン。3 これこを形成する。ストリップ線路371の模厚として 抵抗の上では十分であるが、エアプリッショフロの強度 の観点から厚くしている。最後に、レンスト36~。2 要なめっき用下地金属層37、レシスト36を順准トラ イエッチングやイオンミリング法で除去する。また単絶 緑性GェAs葛抜300を50gmまで薄層化し裏面電 極38を破着する。

【りり34】以上のプロセスを経て作成された低雑音増 幅器の性能について具下に述べる。モノリンジカマイク 申波10に用いる入出力インピーダンス整合国路には、 容量とインダウタンスの素子が用いられ、その低損失化 は 低雑音増幅器等の回路にとって重要である。 本実施 例は、60GHェ帯型の高い周波数帯用であるので、イ ンダクタンスの素子としてストリップ線路自体を用いて いる。そこで、整合回路に用いるストリップ線路の寄生 抵抗Rが大きいと、回路の制得は低下する。さらに利得 が低下しただけ、雑音指数も増大し、回路性能の劣化を 生しる。これためストリップ線路の伝送損失は、能動者 予である!nGaAsチャネル・シュートモルフィック HEMTり雑音指数に比べ、回路として提供できる雑音 指数を寄化させるという問題がある。本発明によれば、 ストリップ線路の伝送損失を低減することができ、高性 能の高周波低雑音増幅器が作製できた。すなわち、従来 は3V動作、消費電流8mAで、60GHェにおいて動 50 タ素子について 従来構造のインダクタ素子と、本発明

作する低雑音増幅器の電力利品はPG-9 5 dB、雑 音指数NF=2. 5dBであったが、本発明によるスト リップ線路を用いた低雑音増幅器は、司 駆動電流で、 PG -10.0dB. NF 2.0dBかえられた。

【0035】(実施例3)以下に、本発明の別の実施例 を図らのインダケタ素子断面区を用いて詳細に説明す る。図6は、本発明のストリップ練路で別の実線例を螺 旋ばに巻いて形成したインダケタ素子の形成工程を断面 図的に示すものである。

- (a) GaAs、InPなどの半絶縁性半導体基板40 上にS102等の絶縁膜41を600mm被着し、第1 の金属配線層42を例えば下からMo Au/Mo (1 5 0 n m / 1 = 0 μ m / 5 0 n m) の三層構造を有する 金属模で形成する。第1万金属配線層は本発明の例えば 図1(a)の構造を有するストリップ線路である。配線 幅は10gm~10gmをももいる。第2の絶縁模す 3. 例えばSIO2、SINあるいはポリイミト樹脂等 を600nmあるいは6μm被着後、涌常のホミリソダ ラフィー技術を用いてロンタグト孔45を開口する。4 4はこうストを表す。

【ロロ36】 (b) 次にめっき用下池金属膜は6を。例 えば下から1 i (20 nm) - Au (1, 0 am) カコ 層膜で形成する。膜の形成手段としては、 築着法。 スパ 7.名法が用いられる。次に、第2の配線層を選択めっき により形成するため、マスク材として、サン型レシスト 44、厚き10ヵmのパターンを形成する。厚膜のシュ ストの下の部分の露光量が不足の状態で露光をやめて現 像すると、レジスト側面は図のような湾曲した形料とな る。彼にホトレジストルす仁のパターにをマスケに、選 30 択電解めつき広により、第2の配線層4.7を8 a m 7A uがいき膜で形成する、配線層の線幅1、線開距離×は 4~1.6μmを用いる。

【0037】 (こ) ホトンジストはは'をレンスト剥離 村で除去後、第2の配線層41をマスクとして、電解め っき用の下地金属膜46をイオンミリングで除去する。 イオンミリングにより第2の配線層47のAuの埋み値 約7μmになる。最後に、半絶縁性半導体基板40を1 O O μ m ~ 2 O O μ m まで薄層作し、その裏面に裏面電 極48を被着する。以上の工程で形成したスパイラルイ 40 にダクタ素子の断面鳥瞰図を図りに示す。第2の配線層 4.7は上面による基板側がくびれて凹みを生じている。 めっき用下地金属膜46は第20配線層47をマスクに イオンミリングで加工しているため景になり、基板側の らなれよりも幅が広い。本発明によれば電流の集中する 配線層側面の表面積を増大させることができ、インダケ タ素子の外形寸法は小型でありながら、高声波における 抵抗を低減できる。

【0038】配艘幅1=18μm、線閉距離 s=14μ mの巻数6ターンでL=10nHのスパイラルインダク

によるインダクタ素でとについて、そのQ値及び寄生紙 応Rを比較した、本発明のインダクタ素子の第2の配線 層47は厚さ7amのAuめっき膜であり、めっき用下 地金属模4.6には電気抵抗の低いAuを1μm用いてい る。移動通信で用いられる側波数 f = 2 G H z 付近にお ける表皮深さるは約2 μmである。表面電流は第2の配 緑層47万下端面と、めっき甲下地金属膜46とに集中 して流れるが、側面を流れる表面電流は従来に比べ増せ できる。この結果、20日々におけるインダクク素子の 寄生抵抗値Rは約20%低減でき、電力損失を表す性能 瑕数であるQ値も15から18に改善されている。これ インダググ素子を、3V動作、消費電流2mAで、2G H2において動作するGaAs低雑音増幅器の整合回路 に適用したととろ、電力制得はPG=13。5gB、雑 音指数NF=1. 5 d Bであり、使来の10に比べ載力 制得での、ではB、NFでの、ちはBの改善が図れた。 【0039】本実施例は、配線層の側面に凹みを設けた ストリップ練路を螺旋状にして形成した例であるが、ス トリップ線路として図1に示すような凹凸を設けた形状 ひものを用いることもできる。また。モノリン・クマイ プロ放しにに組み込むでトリップ観路としても何れの形 世のもりでもよい。これらのストリップ練路は、基本的

【0040】(実施例4)図8は紫発明によるさらに引 , カストリップ線路の断面工程図であり。以下に詳細にそ の製造方法を説明する、図8(a)は絶縁物微粒子を分 取しためっき層の断面区を示す。51は電解めっき液中 に分散された絶縁物微粒子であり、電解めっきをする と、金属マトリックス層52の中に絶縁物微粒子53が 埋め込まれた構造ができる。50は半絶縁性基板、54 はすトレンストなどカマスク村、55はめっき用下地金 展である。また絶縁物が有機化合物の場合、高温の熱処 埋によりか化でき金属マトリックス層52内に微細な空 原が形成できる。絶縁物微粒子或いけ微細な空間53 は、割線金属の表面積を増大する効果がある。図8

11、配線層の断面形状がその厚み方向に幅の大きさを異

にする形状を有するな発明の実施例である。

(b)に使来法と本発的によるストリップ線路の導体内における離汽客度分布の比較を示す。電流溶度の高い場所を、ハッチング56及び56年で示す。本発明によれば、往来法による同じ法を有する配線層と比較して、配線層底面では深くまで電流が流れ、配線層側面においては表面積を増加させることになり、電流を増加させることができる。そのため本発明によるストリップ線路の直列抵抗では、使来素子に比べ直流抵抗Roは相対的に大き、なるが、動作周夜数を増加してい、と或る周波数から逆転する。その結果、高周波直列抵抗Rの低いストリップ線路を作製できる。

【りり41】(実施例5)図9は本発明による別のインダクク素子の断面工程図であり、以下に詳細にその製造 万法を説明する。 (a) GaAs、InPなどの生絶緑性半導体基板60上にSiO2等の純緑障61を60Unm被着し、第1の金属配線層62を例えば下からMo/Au/Mo(150nm/10μm/50nm)の三層構造を有する金属膜で形式する。第1の金属配線層は本発明の例えば図1(b)の構造を有するものである。配線塩は10μm~40μmを用いる。第2の絶縁膜63。例えばSiOz、SiNを600nmあるいはピリイミト樹脂6μmを破着後、通常のホトリングラフィー技術を用いてコンダクト化65を開口する。64はホトレンストを表す、

【U 0 4 2】(b)次に電解めっき用の下地金属膜66 を、何えば下からTi(20nm) 「Ni (150n m)の2層膜で形成する。膜の形成手段としては、蒸着 **法、スペッタ法が用いられる。次に、第2の削線層を選** 択めつきにより形成するため、マスク村として、ホトレ シスト64~のパターンを形成する。夜にボトレジスト 64~ カバターンをマスタに、選択電解めっき法によ り、第2の配線層61を形成する。このときめつき液に 分散粒子として絶縁物微粒子を分散しておくと、絶縁物 微粒子が金属マドリックスの中に埋め込まれた配線層が 形成できる。マトリックスとなる金属はAu、Ag、ビ u など低電気抵抗の金属を用い、 分散粒子としては A 1 ₂O₃、『エO₂、SェO₂、Cr₂O₃等の酸化物のほか。 運化物、電化物を用いる。配線層の線幅1.線間距離 s は4~10ヵmを用いる。また分散粒子としてフェノ 4.樹脂などの有機高分子化今物も適用可能である。この 後400℃で熱処理すると、有機物は単化し繊細な豊原 かできる。

【0043】(v) ホトンシスト641をレジスト剥離村で除去後、第2の配線層67をマスクとして、電解めつき用下地金属膜66をイオンミリングで除去する。最後に、半絶縁性半導体基板60を100μm~200μmまで薄層化し、そり裏面に裏面電極68を被着する。この後400℃で熱処理すると、有機物は同化し微細な空隙ができる。

【0044】副線幅1=18μm、線間距離3=14μmの機数6ター2でL=10n目のスポイラルインダクタ素子について、住宅構造のインダクタ素子と、本発明40によるインダクタ素子とについて、インダクタの電力損失に関する性能指数であるQ値及び寄生抵抗Rを比較した。本発明のインダクタ素子の配線層2は厚さ8μmのAuめっき膜に、粒径0 2μmの絶縁物微粒子を体積濃度10%含とだらりである。移動通信で用いられる同波数チー2GHで付近における寄生抵抗値Rは約20%低減でき、Q値も15から18に改善さんでいる。絶縁物微粒子あるいは微細な空隙53の最長径の寸法は、インダクタの動作周波数における表皮深さるの1210以上から250倍以下の範囲であることが築ましい。

14

【0045】 (実施例6)以下に、本発明の一実施例を 図102モノリシュケマイクロ波102時面工程図を用いて詳細に説明する。

(a) 半絶縁性GaAs 基板70上にGaAs FET7 1、MIM (Metal-Insulator-Metal) 容量72、抵抗 73、及び第1の配線属で4が形成されたウエスを用意 する。GaAs FTT71はイオン打ち込み法により n + . n層を、ソース電極710、ドレイン電極712を AuGe/W/N1/Auデ、ゲート電極711をAlにより形成する。MIM容量72は下層電極720のA 10 I層と第10配線層で40Mo、Au層によりプラスマ SiN膜721を控んだサンドイッチ構造である。抵抗 73はn+層にオーミック電極で31をAuGe/W/N1/Auにより形成する。第1の配線層741はイン ダクタ素子の引出線であり、75は絶縁膜である。

【0046】(b)層開絶緑膜76を被着後、コンタクト孔740を開口し、選択金めっきにより、絶縁物敏粒子を分散したインダクタ素子78のコイル部分を第2の配線層77により形成する。金めっきの厚さは8μm、A12O3の0 1μm粒子を体積濃度5~10%含めだ組成を用い、コイニの線幅「線問距離は8μm「4μmを用いた。

【0047】(i) パロンニ ション膜で6~としてポリイミト樹脂を被着する。最後に、半絶縁性GaAs基板で0を150amまで薄層化し、裏面電極で9を被着する。

【0048】以上のプロセスを経て作成された低雑音増 幅器の性能について具下に述べる。モノリシュケマイク 口波IOに用いる人出力インピーダンス整合回路には、 容量とインダケタ素子が用いられ、その低損失化は、低 30 雑音増幅器等の回路にとって重要である。すなども、整 合同路に用いるインダクタ選子の寄生抵抗Rが大きい。 と、回路の利得は低下する。さらに利得が低下しただ。 け、雑音指数も増大し、回路性能の劣化を生しる。この ためインダクク素子による損失け、能動素子であるGa AsMESFETの雑音指数に比べ、回路として提供で さる雑音帽数を劣化させるという問題がある。は発明に よれば、インダクタ素子の寄生抵抗を低減することがで き、高性能の低雑音増幅器が作成できた。すなわち、従 来は消費電流CmAで 1.9GH2において動作する。 低雑音増幅器の電力利得はPG 13.5 d B 2 雑音指 数NF - 2、 0 dBであったが、 本発明によるインダク タ素子を用いた低雑音増幅器は、同一駆動電流で、PG

14.5 d B、NF=1.4 d Bか得られた。また、消費電流を1.6 m A、すなわも20%低減しても、PG=13-5 d B、雑音指数NF=2.0 d Bの従来のインダクタ素子を用いた場合の回路性能が得られた。本発明によるインダクタ素子を用いることにより、回路の高利得化、低消費電力化、低雑音化が出来ることが明らかである。

【0049】(実施例7)以下に、本発明の別の実施例を図11のインダクタ素子断面図を用いて詳細に説明する

(a) スパイラルインダケタの第2の配線層 85は、めっき用下地金属層 82と絶縁物故粒子を分散した金属層 83の間に、絶縁物粒子を含まない金属めっき層 84を挟んでも良い。絶縁物粒子を含まないこれらの層はAu、Ag、Cu等の低電気抵抗金属膜で形成している。80は半絶縁性半導体基板、81はPSG、S102等の絶縁膜、86は裏面離極、87は第1の配線層である。

【0050】(b) 第2の配線層85を用いボンディングパッド等を形成する場合は、インダクタの第2の配線層85の構成を絶縁物機粒子を分散した金属層83上に絶縁物粒子を含まない金属層、例えばAu層84°にすると良い。

[0051]

【発明の効果】本発明によれば、高周波におけるストリップ線路の寄生抵抗Rを低減でき、さらにストリップ線 20 路を螺旋状に巻いたスパイラルインダクタ素子の低損失 化が図れる。さらに、本範明によるストリップ線路ある いけインダクタ素子を用いたモノリンノクマイクロ波工 この高利得化、低消費電力化ができ、10の高性能化が 図れる。

【区面の簡単な説明】

【図1】本発明によるストリップ線路の新面図。

【図2】従来のストリップ線路の新面図。

【図3】特性インピーダンスのストリップ線路幅依存性 を示す図。

30 【図4】 本発明による一実施例のストリップ線路断面工 程図。

【図5】本発明による別の実施例のモノリシックマイクロ波丁Cの断面工程図。

【図 6 】本発明による別の実施側のインダクタ素子の断面図。

【図7】本発明によるインダクタ素子の新面鳥瞰図。

【図8】本希明による別の実施例のストリップ線路の断面図。

【図9】本発明による一実施例のインダクタ素子断面工 40 程図。

【図10】本発明による一実施例のモノリショクマイクロ波10の断面工程図。

【図11】本発明による一実施例のインダクタ素子の断 面図、

【符号の説明】

10、40、50、60、80……半続縁性半導体基板 11……側面に凹凸を有する導体

11'、25、371……フェリップ線路

12、26、38、68、79、86……裏面電極

50 13、13 ……電流密度の高い場所

15

110、52……金属マトリックス層

130……絶縁物微粒子或いは空隙

140、56、56'……電流密度の大きい部分

20、300、70……半絶縁性GaAs基板


21、33、41……絶縁膜


22、37、46、55、66……めっき用下地金属

23、36、36′、44……レジスト


2 4 ……配線層

[図1]





[37]



61、76……層間絶縁膜

41、62、74、87……第1の配線層

43……第2の絶縁膜

(9)


47、67、77、85、85' ……第2の配線層

51、53……絶縁物微粒子

7.1 ······ G a A s F E T


78……インダクタ素子


【図2】




[図3]


図 3






【図6】







[図8]







図8




【図9】

図 9










[図10]


⊠ 10








【図11】





フロントページの続き

(72) 発明者 大部 功

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内